| 型号 | 分类 | 制造商 | 库存 | 起订 | 价格 | 链接 |
|---|---|---|---|---|---|---|
| FLIP FLOPS | Flip-Flops ICs | N/A | 贸泽采购 |
| Type | Symbol | Function | Truth Table |
|---|---|---|---|
| SR Flip-Flop | S, R | Set-Reset | S=1,R=0 → Q=1; S=0,R=1 → Q=0; S=0,R=0 → No change; S=1,R=1 → Invalid |
| D Flip-Flop | D, CLK | Data / Delay | Q = D at clock edge |
| JK Flip-Flop | J, K, CLK | Universal | J=K=0 → No change; J=0,K=1 → Reset; J=1,K=0 → Set; J=K=1 → Toggle |
| T Flip-Flop | T, CLK | Toggle | T=0 → No change; T=1 → Toggle output |
Note: All flip-flops are edge-triggered (usually positive edge) unless specified as level-triggered (latch).
您可以尝试使用以下方式获得更精确的搜索结果: